PATENT ABSTRACTS OF JAPAN

(11)Publication number: 03-187269
(43)Date of publication of application: 15.08.1991
(51)Int.Cl. H01L 29/32
H01L 21/331
H01L 21/338
H01L 29/73
H01L 29/784
H01L 29/812

(21)Application number: 01-325975 (71)Applicant: HITACHI LTD

(22)Date of filing: 18.12.1989 (72)Inventor: MURAKAMI HIDEKAZU

NAKAGAWA KIYOKAZU

ETO HIROYUKI

MIYAO MASANOBU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable high-speed actions of transistors in heterostructures free of alloy scattering by using a simple substance of Ge undergoing compression strain as the channel of a field effect transistor and the base of a bipolar transistor.

CONSTITUTION: A layer through which carriers run consists of a germanium layer 3 that overlies a strain control layer 2 and shows compression strain. That is, compression strain is given to the germanium layer 3 under control by the strain control layer 2 located below, or above and below, the germanium layer 3. The strain control layer 2 employs an Si1-XSGeXS mixed crystal layer and varies this mixed crystal ratio Xs to control strain given to the germanium layer 3.

As a result, two-dimensional hole gas of high mobility, high saturation speed, and high concentration thus formed by a simple substance layer of Ge showing compression strain can realize the speedup of a field effect transistor and a bipolar transistor.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平3-187269

(43)公開日 平成3年(1991)8月15日

(51) Int. C1. ⁵ H O 1 L 29/32	識別記号	F I
21/331	800	
21/338	803	
29/73	800	
29/784	8 0 5	
	審査記	請求 未請求 請求項の数13 (全9頁)(12) 最終頁に続く
(21)出願番号	特顏平1-325975	(71)出願人 000000510
		株式会社日立製作所
(22)出願日	平成1年(1989)12月18日	東京
		(72)発明者 村上 英一
		*
		(72)発明者 中川 清和
		*
•		(72)発明者 江藤 浩幸
		*
		(72)発明者 宮尾 正信
		*

(54) 【発明の名称】半導体装置

(57)【要約】

【目的】合金散乱のないヘテロ構造を提供し、トランジ スタの一層の高速動作を実現することにある

【効果】圧縮歪を有する単体 G e 層に形成された、高移動度、高飽和速度、高濃度の 2 次元ホールガスによって、電界トランジスタ及びバイポーラトランジスタの高速化が実現できる

【産業上の利用分野】半導体装置に係り、特に、電界効果トランジスタ、及び、バイポーラトランジスタに関する

【特許請求の範囲】

請求の範囲テキストはありません。

【発明の詳細な説明】

詳細な説明テキストはありません。

【図面の簡単な説明】

図面の簡単な説明テキストはありません。

19 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-187269

®Int. Cl. ⁵

識別記号

庁内整理番号

49公開 平成3年(1991)8月15日

H 01 L 29/32

8225-5F 7735-5F

H 01 L 29/80

301 B*

8422--5F 29/78

審査請求 未請求 請求項の数 13 (全9頁)

図発明の名称 半導体装置

②特 願 平1-325975

②出 願 平1(1989)12月18日

特許法第30条第1項適用 「1989年(平成元年)秋季 第50回応用物理学会学術講演会 講演予稿集 (期日:平成元年9月27日~30日)」において発表

@発明者 村上

英一

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

の発明者 中川

清 和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

砂発明者 江藤菜

浩 幸

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 細 書

発明の名称
 半導体装置

- 2. 特許請求の範囲
 - 1、キャリアの走行する層が、ゲルマニウム層からなり、該ゲルマニウム層は歪制御層上に設けられてなり、上記ゲルマニウム層が圧縮歪を有することを特徴とする半導体装置。
 - 2. 特許請求の範囲第1項記載の半導体装置において、ゲルマニウム層に近接した歪制御層に、 p型不純物が導入されてなることを特徴とする 半週体装置。
 - 3. 特許請求の範囲第1項記載の半導体装置において、ゲルマニウム層に「型不純物が導入されてなることを特徴とする半導体装置。
 - 4. 特許請求の範囲第3項記載の半導体装置において上記歪制御層は5 i 1-x5 G e x5混晶からなり、かつ、該歪制御層の混晶比 x 5が0.5 ≤ x 5 ≤ 0.9 であることを特徴とする半導体装置。

- 5. ペース度がゲルマニウム層からなり、該ゲルマニウムベース度が圧縮歪を有することを特徴とする半導体装置。
- 6. 特許請求の範囲第2項記載の半導体装置において、上記ゲルマニウムペース層が P-Si,-xGex(0 < x < 1) / i - Geからなる構造を有することを特徴とする半導体装置。
- 7. 特許請求の範囲第2項記載の半導体装置において、上記ゲルマニウムペース層にP型不純物が導入されてなることを特徴とする半導体装置。
- 8. 募板と、該基板上に設けられた歪制御層と、 該歪制御層上に設けられたゲルマニウム層と、 該ゲルマニウム層上に設けられた第1の層とを 有する半導体装置において、

上記ゲルマニウム層を上記半導体装置のキャ リアが走行することを特徴とする半導体装置。

9. 上記ゲルマニウム潜は、電界効果型トランジスタのチャネル層であり、上記第1の層の上にはゲート電極が設けられていることを特徴とす

特開平3-187269 (2)

る請求項8記載の半導体装置。

- 10. 上記ゲルマニウム層は、バイポーラトランジスタのベース層であることを特徴とする請求項8記載の半導体装置。
- 11. 上記重制御暦は、Sit=xsGext銀品層からなり、かつ混品比xxが、0.5 < xx≤0.9であることを特徴とする請求項8乃至10の何れかに記載の半導体装置。</p>
- 12.上記ゲルマニウム層の原みは、10nm以上、30nm以下であることを特徴とする請求 項8万至11の何れかに記載の半導体装置。
- 13. 上記盃制御層は、Si_{1-xs}Gex_x混晶からなり、かつ、0.15≤1-x_x≤0.45であることを特徴とする請求項8,9,10,12のうち何れかに記載の半導体装置。

3. 発明の詳細な説明

(産築上の利用分野)

本発明は、半導体装置に係り、特に、電界効果トランジスタ、及び、バイポーラトランジスタに 関する。

バイポーラトランジスタの場合、 n 型 S i エミッタと p 型 S i x - x G e x ベースのバンドギャップ 笠が、ベースよりエミッタへのホール(正孔)の注入に対するバリヤーとして働くため、ベースの譲渡を高くしても十分な電流増幅率を確保できる。ベースの高濃度化は、トランジスタの高速化に必要である。

(G. L. Patton 他,アイ・イー・イー・イー,エレクトロン・デバイス・レターズ,第8春 (1988年) 165頁)

(発明が解決しようとする課題)

しかるに、上記従来技術は、トランジスタの動作速度に最も支配的な、チャネル及びペース層をSi_{1-x}Gex(0<x<1)混晶という不規則合金で形成しているため、キャリアが合金散乱を受け、十分な高速性を発揮できないという問題があった。

そこで、本発明の目的は、上記、合金数乱のな いヘテロ構造を提供し、トランジスタの一層の高

〔従来の技術〕

近年、超高速案子への応用を目的としてパンドギャップの異なる異種の半導体を積層したヘテロ構造の研究が活発化している。特に、GaAs・AaGaAsなどのような化合物半導体のみならず、集積化に適したSi系においても研究が始まっている。

第2回は、その典型的な例を示したもので、Siよりバンドギャップの小さいSiz=xGex(O<x<1)混晶を、電界効果トランジスタのチャネル(第2回(a))、及び、バイポーラトランジスタのペース(第2回(b))として用いている。電界効果トランジスタの場合、Sizmに不納物を導入しておけば、キャリアはバンドギャップの小さいSiz=xGex側に移動度の実現が期待できる。

(T. Pearsall他, アイ・イー・イー・イー、エレクトロン・デバイス・レターズ, 第7卷 (1986年) 308頁)

速動作を実現することにある。

(課題を解決するための手段)

上記目的は、電界効果トランジスタのチャネル、 パイポーラトランジスタのペースとして、圧縮歪 を受けた単体Gcを用いることにより達成される。 圧縮歪は、ゲルマニウム層の下側若しくは、上下 に設けられる、歪制御層によって、ゲルマニウム 層に制御されて与えられる。歪制御層には、

Si_{1-*s}Ge *s混晶層が用いられ、この混品比 *sを変化させることによって、ゲルマニウム層に与える強を制御する。すなわち、格子定数の小さいSiの含有量によって、歪制御層の格子定数を変化させ、重制御層と連続して成長されるゲルマニウム層の格子定数より小さくし、圧縮強を与えるものである。

(作用)

トランジスタの高速性能を決定する能動層 (チャネル・ペース) に圧縮型を受けた単体 G e を用いる理由は、次の3点である。

まず第1に、単体Geは、Si及び

特開平3-187269 (3)

Si,-xGex(0 < x < 1) 混晶に比べ、キャリア (特にホール) の移動度が大きい。例えば、第3 図に示したように、室温におけるホールの移動度は Siの約 1 桁大きい。

(K. Takeda他, ジャーナル・オブ・フィジックス・C、ソリッド・ステート・フィジックス, 第16巻, (1983年), 2237頁)

第2に、圧縮面により、個電子帯が変化し、ホールの有効質量が、1 桁近く減少することが、理論的に予測されている。 (例えば、G. C. Osbourn, ジャーナル・オブ・バキュアム・サイエンス・アンド・テクノロジーA 第3巻、(1985年), 826頁) 有効質量の減少は、キャリヤの移動度及び飽和速度の増大をもたらす。

うな、Si_{1-x}G_{Ax}/G_B/Si_{1-xx}G_{Bxs}/基板(0 < x, x₈ < 1) ヘテロ構造を基本とする。 すなわち、電界効果トランジスタでは、第1図 (b) の如くSi_{1-xs}G_{Exx}パッファー層により G_Cチャネル度が圧縮亜を受ける構造とする。パ イポーラトランジスタでは、Si_{1-xx}G_{Exs}パッファー層をコレクタとし、その上にG_Eペース及びSi_{1-x}G_{Ex}エミッタが歪んで形成された構造とする。

実施例1.

次は、具体的に p チャネル変調ドープ型トランジスタを作製した本発明の第1の実施例について述べる。

第 1 図に示すように n 型 G c 基板 4 1 上に、厚 さ 5 0 0 n m の S i 1-x 3 G e 15 バッファー層 4 2 (0.15 ≤ 1 - x 5 ≤ 0.45) を、基板温度 5 2 0 ℃で分子線エピタキシー (M B E) 法によ りへテロエピタキシャル成長した後、2 0 n m の G a チャネル暦 4 3、15 n m の p 型 S i o 16 G e o 18 暦 4 4 を 4 0 0 ℃で成長した。バ

の場合を考えると、Geが歪まない構造では △ E v≈ O . 1 e V であるのに対し、Geが 1 %の 圧縮 歪 有する構造では △ E v≈ O . 1 7 e V とな ることが期待される。(これは、R. People他, アプライド・フィジックス・レターズ第48巻, (1986年) 538頁に示された方法を用いて計算し た。)これは、電界効果トランジスタにおけるキャリア 数増加による高い電流 離動能力の実現、バ イポーラトランジスタにおける高電流増幅率、低

ベース抵抗の実現に有効である。

[実施例]

本発明の基本的な実施例を第1図(a)。(b)。(c)に示す。第1図(a)は、基級1上に、歪制御暦たるSiュ-xg G e xs 混晶暦2を設け、その上にゲルマニウム能動暦3を連続して設け、更に、Siュ-xG e x混晶層4を設けた状態を示す断面図である。このような構造をMODFETに応用したものが第1図(b),パイポーラトランジスタに応用したものが第1図(c)である。

このように本発明は、第1図(a)に示したよ

ッファー層の腹厚は十分厚い(歪成長の臨界順厚以上)のため、Ge基板との界面に多くのミスフィット転位が発生して、格子定数はパルクSix-xsGexsに等しくなっている(歪緩和成長)のに対し、Ge及びSia-sGea-s層の膜厚は十分薄いため、面内格子定数をパッファー層には大分とでは長(歪成長)している。以上の事はは、断面工EM観察及び、ラマン散乱分光により明光よりでされた。第5図(a)に、ラマン散乱分光により明光よりではれた。第5図(c)に、ラマン散乱分光に対りのよりではない。第5図数として示した。重は圧縮できることがわかった。ただし、1-xs=0.45ではGe膜厚20nmは路界膜厚を越え歪緩和している。

Sia.s Geo.s 暦44へのp型不純物のドーピングは、いわゆるをドーピングによった。すなわち、まず400℃で15 n m の Sia.s Geo.s 膜を成長した後、基板を100℃以下とし、Gaを表面吸着させ、続いて15 n m の非品質 Sia.s

特開平3-187269 (4)

Ge...限を堆積した。その後、450℃に加熱することにより、この膜を固相エピタキシャル成長により単結晶化し、GaがSi。..,Geo...膜中にスパイク状に埋め込まれた構造とした。この構造にAnGa電極を設け電気伝導特性を調べた。第5図(b)は、77Kにおけるホール効果でより求めた、ホール(正孔)の移動度と濃度を、1-xェの関数として示したものである。1-xs

1 - x s > 0 . 2 5 では逆に減少することがわかった。断面TEM観察の結果この領域で急激につきぬけ転位が増加していることが明らかとなり、転位によるホールの濃度及び移動度の低下が示唆された。そこで、つきぬけ転位を減少させるために、Six-xs G e x s / くし、またGa基板との界面にSix-xs G e x s / Ge/Six-xs G e x s / Ge/Six-xs G e x s / Geとりた。これにより1 - x s > 0 . 2 5 の領域における、ホールの濃度及び移動度が増大した。

次に、第4図(b)に示すように、WSiゲート49と、イオン打込みによりこれに自己整合的に形成されたp*領域を有するサブミクロンゲート長のMOSFETを作製した。短チャネル化に伴うパンチスルーを防止するためSbドーマネルイク51を設けてある。SiのnチャネルMOSFETでは、チャネル長を0.1μm以下にしなければ、キャリアの速度が飽和恋度にこるいわられているが、(例えば G. A. Sai-Halosz他アイー・グラーズ、第9巻、(1888年)、464頁)本発明のアトにおいては高を動度化によって、チャネル長約0.3μmにおいてもvelocity overshootによる性向上が実現できた。

実施例2.

次に、pチャネル,チャネルドープ型電界効果 トランジスタを作製した例について述べる。

第6図に示すように、p型G e チャネル層 6 1 は、G e H ,ガスを用いた超高真空対応のC V D (男5因(c),(d)) ただし、1-xs>0・4 及び1-xs<0.15では、Geチャネル層 4 3 あるいはSio.sGeo.s層 4 4 が、転位を発生して迅緩和成長してしまうために、2 次元ホールガスが関別できなかった。(図中・点)すなわち、Ge 腰厚 2 0 n m Sio.sGeo.s膜厚 3 0 n m の条件では、0・2 ≤ 1-xs≤0・4 と選ぶことが有効である。Ge 膜厚及びSio.sGco.s膜厚を共に10nmの条件にすると、1-xsの範囲として、0 < 1-xs ≤ 0・5 に拡げることが可能である。(この例ではGe 基板を用いたが、Si 基板を用いても同様な結果が得られた。)

本発明により実現されたホールの移動度の最大値は15000m²/v・s (77K)であり、従来値の10倍以上である。

(化学気相成長) 法によって成長し、B。H。ガスを用いてBを1×10¹⁰cm⁻³ドーピングした。 歪Ge 層 6 1 の移動 度は、バルク Ge 層 4 1 の約 2 倍と大きくなっており、高いホール 濃度と合わせて、室温における伝達コンダクタンスとして、変調ドープトランジスタと同等な値が実現できた。

第6図中で第4図と同じ符号が示す部分は、第 4図と同一又は均等部分を示すものである。

実施例3.

続いて、2次元ホールガス(2DHG)を利用 したヘテロバイポーラトランジスタを作製した例 について述べる。

第7図(a)に示すようにp型Ge基板71上に厚さ800nmのn*Si.zsGe..zsコレクタ暦72,200nmのn*Si.zsGe..zsコレクタ暦73を基板温度520℃でMBE法によりヘテロエピタキシャル成長した後、20nmのノンドープGeペース暦74、Gaドーピングスパイク45を設けた、厚さ20nmのノンドープSi.zgGezze暦80,80nmの

特開平3-187269 (6)

n * S i u . 4 G e e . 6 エミッタ暦 7 5 を順次形成した。

实施例4.

次に、通常の構造のp型ベース層を用いたヘテロパイポーラトランジスタを作製した例について述べる。

p型Geペース層81は、実施例2と同様にし

9 4 は、n * S i e. e G e e. e 層を示している。 実施例 6 .

最後に、pチャネル、nチャネルの変調ドープトランジスタをモノリシックに作製した例について述べる。

第10図に示すように、pチャネルトランジスタは実施例1と同様の構造であり、nチャネルルトランジスタは、歪緩和して成長したGe層101をチャネルとする構造である。これは、Geののである。ないほうがSi。…。Geo.。。/Geへテロ界面における伝導帯のバンド不連続値が大きくなるためである。本発明により、高速でかつ低消費電力の相補型論理回路が作製できた。第10図中102は、Si。…… Geo.… ※混晶層、103は、S。ドーピングスパイクを示している。(発明の効果)

本発明によれば、圧縮歪を有する単体 G e 層に 形成された、高移動度、高速和速度、高速度の 2 次元ホールガスによって、電界効果トランジスタ 及びパイポーラトランジスタの高速化が実現でき て形成し、Bのドーピング濃度は1×1〇'°cm-'とした。Geベース内での電子の高移動度化によって、この構造においてもfr=150GHzの性能が得られた。尚第8図中で第7図(b)と同じ符号で示す部分は同一又は均等部分を示すものである。

実施例5.

統いて2次元ホールガスを利用したョチャネル 電界効果トランジスタと、バイポーラトランジス タを同一基板上に集積化して(モノリシックに) 作製した例について述べる。

第9図に示すように両者の深さ方向の構造は全く同一であり、実施例3に示したバイポーラトランジスタの作製とほとんど同一の工程で作製できた。電流駆動能力の大きいバイポーラトランジスタと、高集積化に適した電界効果トランジスタのモノリシックな集積化により、超高速約理回路が作製できた。第9図中、91は基板バイアス用電模、92は、n⁺Sio.isGeo.isバッファー層、93は、n⁻Sio.isGeo.isバッファー層、

る.

4. 図面の簡単な説明


第1図は、本発明の基本構造の断面図、第2図は公知例の断面図、第3図は、Geのホール移動度の温度特性図、第4,6,7,8,9,10図は、本発明の実施例の断面図、第5図は、本発明の基礎となる実験結果を示す図である。


- 1 … 基板、
- 2 ··· S i 1 x s G e x s パッファー層、
- 3 ··· G e 層
- 4 ··· S i 1-x G e x 履


代理人 弁理士 小川磯男


特開平3-187269 (6)


図面の浄書(内容に変更なし) 第 1 図 (a) 基板 Siz-xaGexxxx-A-層 Ga層 Si 1- x Gen /















特開平3-187269 (7)









61 P型Ge 子水ル層





特開平3-187269 (8)





81 P型 Ge X- X層





特期平3-187269 (9)

第1頁の続き

識別記号

庁内整理番号

H 01 L 21/331 21/338 29/73 29/784 29/812

8422-5 F 8225-5 F H 01 L 29/78 29/72

301 H

個発明 者 宮尾

正 信

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

手 統 補 正 書 (方式)

平成 2年 4月20日

特許庁長官 殿

事件の表示

平成 1 年 特 許 願 第325975号

発明の名称 半導体装置

組正をする者

事件との関係 特許出願人

名称 (510) 株式会社 日 立 類 作 河

代理人

氏名

店 所 〒100 東京都千代田区丸の内一丁目5番1号

株式会社 口 立 製 作 所 内

世 話 東京 212-1111(大代表) (6850) 介理士 小 川 勝 男

補正命令の日付 平成 2年 3月27日

描正の対象 図 面

補 正 の 内 容 顕著に最初に添付した図面を別紙のとおり

浄智する。 (内容に変更な) 特許庁

フロントページの続き

(51) Int. Cl. 5	i	識別記号	FΙ
H O 1 L	29/784	8 1 1	
	29/812	803	
	29/80		
	29/78	3 0 1	
	29/72		